Предвыборка массива памяти в GDDR5X.

Предвыборка массива памяти в GDDR5X.

Из-за необходимости ожидания накопления (или стекания) заряда на конденсаторе (ячейке) быстродействие DRAM ограничено временем (t₁) заряда/разряда (что зависит от размера емкости). Для постоянного хранения заряда ячейки (рис. 1) еще необходимо ее регенерировать - перезаписывать содержимое для восстановления нормального заряда единицы. 

Рис. 1. Принципиальная схема ячейки динамической памяти

Предварительная выборка массива памяти.  Термин «предварительная выборка» описывает параллелизм, используемый во всех современных DRAM-устройствах. Цель предварительной выборки — обеспечить соответствовие умеренной скорости массива внутренней емкостной памяти с гораздо более высокой скоростью ввода-вывода внешнего интерфейса. Этот подход прост и успешно реализован в разработке основ потокового стандарта DDR DRAM (рис. 2). Это позволило производителям DRAM сбалансировать конструктивные ограничения, установленные на время цикла массива, с постоянно растущим спросом на более высокие скорости передачи данных.

Рис. 2

Устройства GDDR5, GDDR5X и GDDR6 обеспечивают 32-битный интерфейс передачи данных для контроллера памяти; однако во их внутренней архитектуре имеются значительные различия. Когда разработали GDDR5X, то удвоили предварительную выборку массива (16n вместо 8n ).

GDDR5X использует внутреннюю 16n предварительную выборку, как показано на рис. 3 ниже. Внутренняя шина данных в 16 раз шире, чем интерфейс ввода-вывода устройства. Каждая память для записи или чтения имеет доступ - 512 бит или 64 байта. Преобразователь с параллельным соединением преобразует каждый 512-разрядный пакет данных в шестнадцать 32-битных слов данных, которые последовательно передаются по 32-битной шине данных. При этой предварительной выборке 16n одно и то же время цикла внутреннего массива 1ns равно скорости передачи данных 16 Гбит/с на входе / выходе. Длительность одного слова данных со скоростью 16 Гбит/с составляет 62,5ps, или 1/16 из времени цикла массива.

Рис. 3.

Для четырехкратной скорости передачи данных требуется, чтобы GDDR5X внутренне генерировала дополнительные импульсы для приема и передачи данных. Это достигается за счет использования PLL, как показано на рис. 4 ниже. PLL удваивает внешнюю тактовую частоту WCK, а четыре фазы фазы WCK (0 °, 90 °, 180 °, 270 °) выводятся из PLL для приема и передачи данных.

Рис. 4