Видеопамять GDDR5X.

Видеопамять GDDR5X следует рассматривать как ускоренную по скорости производную от GDDR5, а не радикальный новый стандарт DRAM. Этот подход был выбран, чтобы позволить пользователям использовать свои предыдущие инвестиции в экосистему памяти GDDR5 и обеспечить быстрый и низкий риск перехода от GDDR5. Фирма Micron предлагает устройства GDDR5X SGRAM со скоростью передачи данных от 10 Гбит/с до 12 Гбит/с, и устройства с 14 Гбит/с.

Когда разработали GDDR5X, то удвоили предварительную выборку массива (16n вместо 8n ). Этот подход прост и успешно реализован в разработке основ потокового стандарта DDR DRAM. Это позволило производителям DRAM сбалансировать конструктивные ограничения, установленные на время цикла массива, с постоянно растущим спросом на более высокие скорости передачи данных.

GDDR5X использует внутреннюю 16n предварительную выборку, как показано на рис. 1. Внутренняя шина данных в 16 раз шире, чем интерфейс ввода-вывода устройства. Каждая память для записи или чтения имеет доступ - 512 бит или 64 байта. Преобразователь с параллельным соединением преобразует каждый 512-разрядный пакет данных в шестнадцать 32-битных слов данных, которые последовательно передаются по 32-битной шине данных. При этой предварительной выборке 16n одно и то же время цикла внутреннего массива 1ns равно скорости передачи данных 16 Гбит/с на входе/выходе. Длительность одного слова данных со скоростью 16 Гбит/с составляет 62,5ps, или 1/16 из времени цикла массива.

Рис. 1.

Для четырехкратной скорости передачи данных требуется, чтобы GDDR5X внутренне генерировал дополнительные кромки часов для приема и передачи данных. Это достигается за счет использования PLL, как показано на рис. 2 ниже. PLL удваивает внешнюю тактовую частоту WCK, а четыре фазы фазы WCK (0°, 90°, 180°, 270°) выводятся из PLL для приема и передачи данных.

Рис. 2

Память GDDR5X может работать в режиме псевдо 32 байта (Pseudo 32 Bytes Mode). При переходе на GDDR5X максимальная средняя производительность достигается, когда 64 байта, переданные на доступ к памяти, содержат пригодные для использования данные, что имеет место, например, когда ширина кеша контроллера составляет 64 байта. Однако, в зависимости от приложения, могут быть случаи, когда не все 64 байта read burst содержат пригодные для использования данные. Хост в этом случае будет игнорировать некоторые данные, которые известны как переизбрание. Оптимизация архитектуры контроллера пытается минимизировать эту избыточную выборку, пытаясь максимально использовать доступную пропускную способность памяти.

Чтобы свести к минимуму недостаток 64-байтового доступа GDDR5X SGRAM, были добавлены некоторые функции в спецификацию GDDR5X. Когда эти функции эффективно используются контроллером памяти, GDDR5X работает в так называемом режиме псевдо 32 байт (рис. 3):

1) Два адреса столбца (CAL и CAU). Вместо одного адреса столбца для каждой команды чтения или записи, GDDR5X SGRAM поддерживает два столбца CAL (адрес столбца для нижнего DQ) и CAU (адрес столбца для верхнего DQ) для команды чтения или записи. Эта концепция позволяет контроллеру памяти получать доступ к двум отдельным блокам по 32 байта в пределах одного открытого банка и страницы.

2 Новые команды записи передают данные на нижнем или верхнем 16 DQ:

- для 32-байтных записей новые команды записи передают данные только на нижний или верхний 16 DQ, только неявно подавляя запись на другом 16 DQ;

- эти команды представляют собой однотактные команды (например, обычную запись) и, следовательно, не влияют на использование командной шины;

- эти команды могут быть смешаны с любой обычной 64-байтной командой записи по желанию.

- маскированные записи подавляются на нижних или верхних 16 DQ, а затем применяются.

Для замаскированных записей дополнительные биты маски данных записи эффективно подавляют запись на нижний или верхний 16 DQ при применении фактических бит маски данных записи на другом 16 DQS. Это приводит к тому же размеру двойной байт или однобайтовой маски, что и к GDDR5 SGRAM, и снова не влияет на использование командной шины.

Рис. 3.