Для ускорения обмена с памятью разработчиками использовались различные методы и средства ускорения операций обмена: режим FPM, чередование банков памяти, обмен с конвейеризацией, пакетный обмен, использовалась и быстродействующая кэш-память. Применялись и новые типы микросхем памяти: EDO-DRAM, BEDO, RDRAM, SDRAM, DDR, DDR2 и наконец, DDR3. Наиболее приоритетным направлением развития технологии оперативной памяти DDR SDRAM уже который год подряд являлось дальнейшее увеличение ее пропускной способности (напрямую зависящей от ее тактовой частоты) и снижение задержек. На втором месте по важности - уменьшение ее энергопотребления и, наконец, на третьем - увеличение емкости отдельных компонентов (микросхем) и модулей памяти в целом. Диапазон пропускной способности памяти DDR3 выглядит весьма внушительно - от 12.8 ГБ/с для DDR3-800 (в двухканальном режиме) до 25.6 ГБ/с для DDR3-1600. Двухканальный модуль памяти Phoenix Turbo Immortality Edition DDR3-1600 4 ГБ поднимает производительность персонального компьютера на совершенно новый уровень, память DDR3-1600 имеет вдвое большую пропускную способность, чем DDR2-800. Некоторые производители памяти уже предлагают серийные модули DDR3-2000 с таймингами 9-8-8-24, работающие при напряжении свыше 2.0 В, а компания Intel хочет сертифицировать DDR3-2133 (такие модули памяти выполнены на шестислойных печатных платах, и оснащены пассивными радиаторами). При этом комплекты DDR3-2133 объёмом 2 х 1 Гб снабжаются пожизненной гарантией (но цены на DDR3, по информации источников должны быть, в среднем, пока на 50% выше, чем у DDR2). Задержки памяти DDR3, будут предсказуемо выше, чем у DDR2. Еще одним преимуществом DDR3 должно стать заметно уменьшенное по сравнению с DDR2 энергопотребление.
Увеличение частоты модулей памяти, либо снижение задержек требовало повышения питающего напряжения, отсюда возникала проблема избыточного тепловыделения, которая решалась, как правило, применением обычных теплоотводов. Поэтому при переходе от DDR к DDR2 естественным путем решения проблемы достижения более высоких тактовых частот явилось снижение тактовой частоты внутренней шины данных вдвое по отношению к реальной тактовой частоте внешней шины данных (частоте буферов ввода-вывода). Например, для микросхем памяти DDR2-800 частота буферов ввода-вывода составляет 400 МГц, а «эффективная» частота внешней шины данных — 800 МГц (поскольку сущность технологии Double Data Rate остается в силе — данные по-прежнему передаются как по восходящему, так и по нисходящему полупериоду синхросигнала). При этом частота внутренней шины данных составляет всего 200 МГц, поэтому для передачи 1 бита (по каждой линии данных) за такт внешней шины данных с эффективной частотой 800 МГц на каждом такте 200-МГц внутренней шины данных требуется передача уже 4 бит данных. Иными словами, внутренняя шина данных микросхемы памяти DDR2 должна быть в 4 раза шире по сравнению с ее внешней шиной (рис. 1). Такая схема доступа к данным, реализованная в DDR2, называется схемой «4n-предвыборки» (4n-prefetch). Ее преимущества перед схемой 2n-prefetch, реализованной в DDR, очевидны. С одной стороны, для достижения равной пиковой пропускной способности можно использовать вдвое меньшую внутреннюю частоту микросхем памяти (200 МГц для DDR-400 и всего 100 МГц для DDR2-400, что позволяет значительно снизить энергопотребление). С другой стороны, при равной внутренней частоте функционирования микросхем DDR и DDR2 (200 МГц как для DDR-400, так и DDR2-800) последние будут характеризоваться вдвое большей теоретической пропускной способностью. Но очевидны и недостатки - функционирование микросхем DDR2 на вдвое меньшей частоте (в условиях равенства теоретической пропускной способности устройств DDR и DDR2) и использование более сложной схемы преобразования «4-1» приводит к ощутимому возрастанию задержек, что и наблюдалось на практике в ходе исследования первых образцов модулей памяти DDR2. Естественно, применение схемы 4n-prefetch было не единственное нововведение в DDR2, однако оно является наиболее значимым отличием от предыдущего поколения памяти DDR.
Рис. 1. Схема передачи данных в микросхеме памяти DDR2-800
Дальнейшее развитие технологии памяти DDR2 явилось существенно аналогичным развитию ее предыдущего поколения, памяти DDR. Были достигнуты частоты в 333 и 400 МГц (официальные стандарты DDR2-667 и DDR2-800). Были значительно снижены задержки, даже официально появилась новая версия стандарта JEDEC (JESD79-2B), допускающая снижение схемы таймингов (от 4-4-4 до 3-3-3 — для DDR2-533, от 5-5-5 до 4-4-4 — для DDR2-667, от 6-6-6 до 5-5-5 и даже 4-4-4 — для DDR2-800). Появились и «нестандартные» разновидности DDR2, по своей частоте выходящие далеко за пределы спецификации JEDEC (DDR2-1250 до 625 МГц при схеме таймингов 5-5-5, «стандартные» DDR2-800 с экстремально низкими схемами таймингов 3-3-3). Для достижения таких характеристик естественно потребовалось значительное увеличение напряжения питания модулей с 1.8 В до 2.4 В. Это потребовало применения более эффективных способов отвода тепла от микросхем памяти: оригинальных, патентованных фирменных конструкций теплоотводов, и применения внешнего активного охлаждения.
Тем не менее, как и в случае с прошлым поколением памяти DDR, предел технологии памяти DDR2 (по частоте, задержкам и значительно возросшему тепловыделению вследствие значительного увеличения питающего напряжения)был быстро практически достигнут. Поэтому вполне закономерно произошел следующий «эволюционный скачок» технологии памяти DDR SDRAM к новому стандарту DDR3.
Рис. 2. Схема передачи данных в микросхеме памяти DDR3-1600
Основная идея, лежащая в основе перехода от DDR2 к DDR3, в точности повторяет рассмотренную выше идею, заложенную при переходе от DDR к DDR2. В DDR3 передача данных по-прежнему осуществляется по обоим полупериодам синхросигнала на удвоенной «эффективной» частоте относительно собственной частоты шины памяти. Только рейтинги производительности выросли в 2 раза, по сравнению с DDR2. Типичными скоростными категориями памяти нового стандарта DDR3 будут являться разновидности от DDR3-800 до DDR3-1600 (и выше). Очередное увеличение теоретической пропускной способности компонентов памяти в 2 раза вновь связано со снижением их внутренней частоты функционирования во столько же раз. Поэтому отныне, для достижения темпа передачи данных со скоростью 1 бит/такт по каждой линии внешней шины данных с «эффективной» частотой в 1600 МГц (рис. 2) используемые 200-МГц микросхемы должны передавать по 8 бит данных за каждый «свой» такт. Поэтому ширина внутренней шины данных микросхем памяти уже в 8 раз больше по сравнению с шириной их внешней шины. Очевидно, такая схема передачи данных с рассмотренным преобразованием типа «8-1» будет называться схемой «8n-предвыборки» (8n-prefetch).
Преимущества при переходе к DDR3 будут теми же: это снижение энергопотребления компонентов в условиях равенства их пиковой пропускной способности (DDR3-800 против DDR2-800), и возможность дальнейшего наращивания тактовой частоты и теоретической пропускной способности при сохранении прежнего уровня «внутренней» частоты компонентов (DDR3-1600 против DDR2-800). И недостатки будут теми же: дальнейший разрыв между «внутренней» и «внешней» частотой шин компонентов памяти будет приводить к еще большим задержкам. Специалисты сообщают, что относительное увеличение задержек, при переходе от DDR2 к равночастотной DDR3, будет примерно таким же, как и при переходе от DDR к равночастотной DDR2.
Первые прототипы микросхем памяти DDR3 были предъявлены еще в 2005 году. Доступные первые образцы микросхем DDR3 были основаны на 90-нм технологическом процессе и характеризуются уровнем питающего напряжения 1.5 В, что примерно на 32% обеспечивает вклад в снижение мощности, рассеиваемой этими микросхемами памяти по сравнению с микросхемами DDR2, которые имеют стандартное питающее напряжение 1.8 В. Общее снижение энергопотребления по сравнению с равночастотной DDR2 составляет примерно 43% (это особенно важно для мобильных систем). Емкости компонентов, предусмотренные предварительными спецификациями JEDEC, варьируются от 512 Мбит до 8 Гбит (типичные выпускаемые на сегодня микросхемы имеют емкость от 1 до 4 Гбит). Теоретическая пропускная способность микросхем DDR3 вдвое выше по сравнению с DDR2 благодаря использованию рассмотренной выше схемы 8n-prefetch (против 4n-prefetch в DDR2). Количество логических банков в микросхемах DDR3 также увеличено вдвое по сравнению с типичным значением для DDR2 (4 банка) и составляет 8 банков, что теоретически позволяет увеличить «параллелизм» при обращении к данным по схеме чередования логических банков и скрыть задержки, связанные с обращением к одной и той же строке памяти (tRP).
Важной особенностью схемотехнического дизайна модулей памяти DDR3 является применение «сквозной», или «пролетной» (fly-by) архитектуры передачи адресов и команд, а также сигналов управления и тактовой частоты отдельным микросхемам модуля памяти с применением внешнего терминирования сигналов (резистором, расположенным на модуле памяти). Эта архитектура позволяет добиться увеличения качества передачи сигналов, что необходимо при функционировании компонентов при высоких частотах, типичных для памяти DDR3 (но не требуется для компонентов памяти стандарта DDR2).
В модулях памяти DDR2 подача адресов и команд осуществляется параллельно на все микросхемы модуля, в связи с чем, например, при считывании данных, все восемь 8-битных элементов данных окажутся доступными в один и тот же момент времени (после подачи соответствующих команд и истечения соответствующих задержек) и контроллер памяти сможет одновременно прочитать все 64 бита данных. В то же время, в модулях памяти DDR3 вследствие применения «пролетной» архитектуры подачи адресов и команд каждая из микросхем модуля получает команды и адреса с определенным отставанием относительно предыдущей микросхемы, поэтому элементы данных, соответствующие определенной микросхеме, также окажутся доступными с некоторым отставанием относительно элементов данных, соответствующих предыдущей микросхеме в ряду, составляющем физический банк модуля памяти. В связи с этим, с целью минимизации задержек, в модулях памяти DDR3, по сравнению с модулями DDR2, реализован несколько иной подход ко взаимодействию контроллера памяти с шиной данных модуля памяти. Он называется «регулировкой уровня чтения/записи» (read/write leveling) и позволяет контроллеру памяти использовать определенное смещение по времени при приеме/передачи данных, соответствующее «запаздыванию» поступления адресов и команд (а следовательно, и данных) в определенную микросхему модуля. Этим достигается одновременность считывания (записи) данных из микросхем (в микросхемы) модуля памяти.
Модули памяти DDR3 будут предлагаться в стандартных вариантах от DDR3-800 до DDR3-1600 включительно, и далее (есть и более высокоскоростные модули категории DDR3-1866 и выше). Рейтинг производительности модулей памяти DDR3 имеет значение вида «PC3-X», где X означает пропускную способность модуля в одноканальном режиме, выраженную в МБ/с (млн. байт/с). Поскольку модули памяти DDR3 имеют ту же разрядность, что и модули памяти DDR2 — 64 бита, численные значения рейтингов равночастотных модулей памяти DDR2 и DDR3 совпадают (например, PC2-6400 для DDR2-800 и PC3-6400 для DDR3-800).
Типичные схемы таймингов, предполагаемые в настоящее время для модулей памяти DDR3, выглядят весьма «внушительно» (например, 9-9-9 для DDR3-1600), однако не стоит забывать, что столь большие относительные значения таймингов, будучи переведенными в абсолютные значения (в наносекундах), учитывая все меньшее время цикла (обратно пропорциональное частоте шины памяти), становятся вполне приемлемыми. Так, например, задержка сигнала CAS# (tCL) для модулей памяти DDR3-800 со схемой таймингов 6-6-6 составляет 15 нс, что, конечно, несколько великовато по сравнению с «типичными» DDR2-800 со схемой таймингов 5-5-5, для которых tCL составляет 12.5 нс. В то же время, память типа DDR3-1600 со схемой таймингов 9-9-9 уже характеризуются величиной задержки tCL всего 11.25 нс, что находится на уровне DDR2-533 с достаточно низкими задержками (схемой таймингов 3-3-3). При предполагаемом на данный момент «раскладе» схем таймингов модулей памяти DDR3 можно ожидать постепенное снижение реально наблюдаемых задержек при доступе в память, вплоть до значений, типичных для нынешнего поколения модулей памяти DDR2 (по мере развития технологии возможно дальнейшее снижение задержек и снижение таймингов).
Микросхемы DDR3 используют корпус FBGA, обладающий рядом улучшений по сравнению с DDR2:
- большим количеством контактов питания и «земли»;
- усовершенствованным распределением питающих и сигнальных контактов, позволяющим достичь лучшее качество электрического сигнала (необходимое для более устойчивого функционирования при высоких частотах);
- полным «заселением» массива, что увеличивает механическую прочность компонента.
Модули памяти DDR3, как и модули памяти DDR2, выпускаются в виде 240-контактной печатной платы (по 120 контактов с каждой стороны модуля), однако не являются электрически совместимыми с DDR2 (они имеют иное расположение «ключа»).
Версия сайта для слабовидящих