Процессоры по своей производительности и скорости операций обмена постоянно значительно опережают оперативную память, выполненную на динамических элементах памяти. Существует достаточно много способов и методов ускорения обмена с оперативной памятью, но самым эффективным считают использование кэш-памяти. В кэш-памяти используют быстродействующую память выполненную на статических элементах памяти (триггерах). В современных компьютерах кэш обычно строится по двухуровневой схеме. Первичный кэш является внутренним. Объем этого кэша невелик. Чтобы повысить производительность, для данных и команд часто используется раздельный кэш. Вторичный кэш и кэш третьего уровня теперь тоже является внутренним и располагается в одном кристалле с ядром и подключается к специальной, независимой внутренней шине процессора.
Кэш-контроллер должен обеспечивать целостность данных кэш-памяти всех уровней с данными в основной памяти, при этом, обращение к оперативной памяти может производиться не только процессором, но и другими активными (bus-master, DMA) адаптерами, подключенными к различным шинам, а также одним из двух процессоров в двухпроцессорных (и многоядерных) вариантах, когда у каждого из процессоров может быть и свой внутренний кэш. Для этого осуществляются циклы слежения за операциями записи в оперативную память, этими устройствами-инициаторами обмена, так как запись может вестись в область оперативной памяти, копия которой имеется в кэш-памяти. В этом случае, до выполнения операции записи, строки кэш-памяти, копии которых имеются в оперативной памяти, должны быть объявлены недействительными (при кэш-попадании в немодифицированную строку - сигнал HIT#), или строки должны быть выгружены в оперативную память и объявлены недействительными (при кэш-попадании в модифицированную строку - сигнал HITM#).
При обращении к памяти процессор выдает на «шину адреса» системного интерфейса адрес ячейки памяти. Контроллер кэш-памяти, постоянно проверяет имеется ли копия содержимого ячейки памяти, к которой обращается процессор, в быстродействующей кэш-памяти и, если ответ положителен, фиксирует кэш-попадание, и разрешает считывание из кэш-памяти. Процессор принимает очередной пакет данных. Если ответ отрицательный, то контроллер кэш-памяти фиксирует кэш-промах и по адресу, выставленному процессором, организует считывание 32-х байтной строки из DRAM в кэш, после чего фиксирует кэш-попадание и разрешает считывание из кэш-памяти. В свободные циклы шины контроллер организует опережающую «подкачку» следующих смежных 32-х байтных строк из DRAM в кэш-память. Процент кэш-попаданий составляет 90-96%, что обуславливает высокую эффективность использования кэш-памяти.
Версия сайта для слабовидящих