Память SDRAM, DDR и DDR-2, DDR-3, DDR-4.

Память SDRAM, DDR и DDR2, DDR3, DDR-4.

Повышение частоты ядра па­мяти сопряжено с трудностями, так как применение конденсаторов меньшей емкости и размеров несколько повышает их быстродействие, но для этого нужно использовать иную проектную норму при производстве чипов памяти. Переход на новый технологический процесс про­изводства не может кардинально уве­личить скорость работы памяти. По­этому тактовые частоты ядра в DDR-памяти сначала остались прежними, зато в DDR-памяти на удвоенной частоте работают буферы ввода-вы­вода так как увеличить частоту работы таких буферов значительно проще, чем частоту ядра памяти. Если каждая команда чтения приводит к передаче за один такт ядра памяти двух бит в буфер ввода-вывода, то далее в режиме муль­типлексирования по времени эти биты передаются на шину данных, но уже с удвоенной частотой, то есть за каж­дый такт ядра памяти передается по разрядной линии два бита. Фактически передача по шине данных происходит по положи­тельному и отрицательному фронтам тактирующих импульсов, что в итоге и приводит к удвоенной скорости пе­редачи. Для осуществления такого способа передачи необходимо, чтобы каждая команда чтения приводила к выбору двух битов из массива памя­ти. Новая память DDR-II уже давно стала реальностью, и уже активно используется стандарт DDR-III.  Все типы современной памяти (SDRAM, DDR и DDR-II, DDR-III, DDR-4) являются именно синх­ронной динамической памятью, причем основной принцип организации памяти остается неизменным.

                Обычно DDR-память, работающую на часто­те 100 МГц, обозначают как DDR200, указывая, что частота шины данных памяти состав­ляет 200 МГц (см. рис. 1). В микросхемах DDR-II SDRAM обмен будет на четырехкратной частоте синхронизации (рис.1).

Рис. 1. Сравнение скорости передачи данных для памяти SDR, DDR и DDR-II при одной и той же частоте ядра 100 МГц;

 Рис. 2. Сравнение соотношения между тактовым сигналом и циклами передачи данных памяти  SDR, DDR и DDR-II при одной и той же частоте ядра 100 МГц;

Память DDR-II (рис. 2, 3) логично было бы назвать QDR (Quadra Data Rate), так как этот стан­дарт подразумевает в четыре раза большую скорость передачи: при па­кетном режиме доступа данные пере­даются четыре раза за один такт. Несмотря на увеличение скорости передачи в четыре раза по сравнению с обычной SDR (Single Data Rate) SDRAM-памятью, базовые принципы остались прежними. Само ядро памяти работает на тех же тактовых частотах, что и ядро памяти SDR и DDR.

Рис. 3. Схема передачи данных в микросхеме памяти DDR2-800

Рис. 4. Схема передачи данных в микросхеме памяти DDR3-1600

Как и в случае с прошлым поколением памяти DDR,  предел технологии памяти DDR2 (по частоте, задержкам и значительно возросшему тепловыделению вследствие значительного увеличения питающего напряжения) был практически быстро достигнут. Поэтому вполне закономерно произошел следующий «эволюционный скачок» технологии памяти DDR SDRAM к новому стандарту DDR3 (рис. 4).

Основная идея, лежащая в основе перехода от DDR2 к DDR3, в точности повторяет рассмотренную выше идею, заложенную при переходе от DDR к DDR2. В DDR3 передача данных по-прежнему осуществляется по обоим полупериодам синхросигнала на удвоенной «эффективной» частоте относительно собственной частоты шины памяти. Очередное увеличение теоретической пропускной способности компонентов памяти в 2 раза вновь связано со снижением их внутренней частоты функционирования во столько же раз. Поэтому отныне, для достижения темпа передачи данных со скоростью 1 бит/такт по каждой линии внешней шины данных с «эффективной» частотой в 1600 МГц (рис. 4) используемые 200-МГц микросхемы должны передавать по 8 бит данных за каждый «свой» такт. Поэтому ширина внутренней шины данных микросхем памяти уже в 8 раз больше по сравнению с шириной их внешней шины. Преимущества при переходе к DDR3 будут теми же: это снижение энергопотребления компонентов в условиях равенства их пиковой пропускной способности, и возможность дальнейшего наращивания тактовой частоты и теоретической пропускной способности при сохранении прежнего уровня «внутренней» частоты компонентов.

Оперативная память следующего поколения, DDR4 SDRAM (рис. 5) сможет привнести в серверные, настольные и мобильные платформы значительное увеличение производительности. Однако достижение новых рубежей быстродействия потребует радикальных изменений в топологии подсистемы памяти. Эффективная частота модулей DDR4 SDRAM составит от 2133 до 4266 МГц. Перспективные модули памяти окажутся не только быстрее, но и экономичнее своих предшественников. Они будут использовать пониженное до 1,1-1,2 В напряжение питания, а для энергоэффективной памяти штатным станет напряжение 1,05 В. Производителям чипов DRAM при изготовлении микросхем DDR4 SDRAM придётся прибегать к использованию самых передовых производственных технологий.

Экстремально высокие скорости работы памяти нового поколения потребуют внесения изменений в привычную структуру всей подсистемы памяти. Дело в том, что контроллеры DDR4 SDRAM смогут справиться лишь с единственным модулем в каждом канале. Это значит, что на смену параллельному соединению модулей памяти в каждом канале придёт чётко выраженная топология точка-точка (каждая установленная планка DDR4 будет задействовать разные каналы). Чтобы гарантировать высокие частоты спецификация DDR4 поддерживает только один модуль на каждый контроллер памяти. Это означает, что производителям потребуется увеличить плотность чипов памяти и создать более продвинутые модули.

Производителям чипов придётся осваивать выпуск DDR4 микросхем повышенного объёма, что, видимо, потребует внедрения технологии сквозных кремниевых межсоединений (TSV), которая считается одним из самых перспективных способов уплотнения чипов. Либо, материнские платы начнут снабжаться специальными свитчами, позволяющими «растиражировать» один канал на несколько оконечных устройств.

Таким образом, шине с многоточечной топологией линий передач данных всё же приходит конец (как он давным-давно пришёл для графической памяти GDDR). Не те нынче скорости, не те потребности в объёмах передаваемых данных. Применительно к стандарту DDR4 это означает, что место многоточечной топологии займут соединения типа "точка-точка" (рис. 5) , иначе не добиться значительного прироста производительности.

 Рис. 5

Из этого следует, что подсистема памяти DDR4 позволит поддерживать только один единственный модуль памяти на каждый канал. Вряд ли это окажет существенное воздействие на рынок мобильных и настольных ПК, хотя увеличение объёмов оперативной памяти не помешает никому, однако наиболее важным этот вопрос будет для серверного рынка. Как же наращивать количество памяти в условиях таких жёстких канальных ограничений? Выходов из ситуации на сегодняшний день придумано несколько.

Для сегмента серверных и high-end вычислений, где востребован очень большой объём памяти, предлагается совершенно иной выход из ситуации. Здесь предполагается использование высокоскоростной коммутации специальными многовходовыми чипами-коммутаторами (рис. 6).

Рис. 6